CLIPPEDIMAGE= JP401124267A

PAT-NO: JP401124267A

DOCUMENT-IDENTIFIER: JP 01124267 A

TITLE: HETEROSTRUCTURE FIELD-EFFECT TRANSISTOR

PUBN-DATE: May 17, 1989

INVENTOR-INFORMATION:

NAME

KIMURA, TORU

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY N/A

APPL-NO: JP62283427

APPL-DATE: November 9, 1987

INT-CL_(IPC): H01L029/80; H01L029/205; H01L029/78

US-CL-CURRENT: 257/192,257/627

ABSTRACT:

PURPOSE: To obtain a heterojunction field-effect transistor which can be high-

speed and can be highly integrated by a method wherein a p-type germanium layer

as a channel layer is formed on a gallium arsenide substrate and a laminated

structure using an intrinsic or semiinsulating gallium arsenide layer as an

insulating layer is contained while a gate electrode used to impress an

electric field in a vertical direction of the laminated structure, a source

electrode and a drain electrode in an inward direction of the p-type germanium

layer are provided.

CONSTITUTION: A p-type Ge layer 2 and an intrinsic GaAs layer 3 are grown one

after another on a semiinsulating GaAs (1, 0, 0) substrate 1 by an MBE method;

aluminum is used as a gate electrode 4 on the GaAs layer 3; the ${\it GaAs}$ layer 3 in

a part other than the gate electrode 4 is removed by a self-alignment method; a

 $\operatorname{gold/indium}$ alloy is evaporated as a source electrode 5 and a drain electrode

6; while indium is diffused at a low temperature of 350°C, a

60 As

60

high speed

p<SP>+</SP>
contact layer 7 is formed and is brought into contact with a
p-type Ge layer 2
as a channel layer where a hole flows. Because a direction from
the source
electrode to the drain electrode is set in a (1, 0, 0)
orientation, a
field-effect transistor having a bigger gm value can be realized.

COPYRIGHT: (C) 1989, JPO&Japio

19日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平1-124267

@Int_Cl_4

識別記号

庁内塾理番号

❸公開 平成1年(1989)5月17日

H 01 L 29/80

H-8122-5F 8526-5F B-8422-5F

29/205 29/78

301

審査請求 未請求 発明の数 1 (全5頁)

国発明の名称

ヘテロ構造電界効果トランジスタ

②特 願 昭62-283427

29出 願 昭62(1987)11月9日

勿発 明 者 木 村 享

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

の出 願 人 日本電気株式会社

四代 理 弁理士 内原 平

1.発明の名称

ヘテロ構造電界効果トランジスタ

2. 特許請求の範囲

(1) 砒化ガリウム基板上にp型ゲルマニウム層を 電流の流れるチャネル層とし、真性又は半絶縁性 砒化ガリウム層を絶縁層とする積層構造を有し、 前記稜層構造の垂直方向に電界を印加するゲート 電極と、前記p型ゲルマニウム層の面内方向に正 孔を注入、排出するソース電極、ドレイン電極を 備えたことを特徴とするヘテロ構造電界効果トラ ンジスタ。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明はゲルマニウムを能動層とするヘテロ接 合電界効果トランジスタに関する。

〔従来の技術〕

砒化ガリウムはシリコンに比べ電子移動度が4 ~5倍大きいため、砒化ガリウムを能動層とする 種々の電界効果トランジスタが高速および高周波 用トランジスタとして使用されている。この中に は例えばショットキ・ゲート構造電界効果トラン ジスタ(MESFET)、遊択ドープ構造電界効果トラン ジスタ(HEMT)、絶縁ゲート構造電界効果トランジ スタ(SISFET)等があげられる。

' このような 戦界効果トランジスタを用いて大規 模纵積回路を実現するには、消費電力、動作余裕 度等の観点からコンプリメンタリな回路で構成す ることが最も望ましい。シリコンを材料とする集 秋回路では、このような回路はCNOS回路と呼ばれ ている。

一方、砒化ガリウムは電子の移動度 µe(=8500 cal/V·sec)は大きいが、正孔の移動度μh(=400 cal /V・sec)は小さく、コンプリメンタリな回路を実 現したとき、 p チャンネル電界効果トランジスタ のドレイン飽和電流あるいは相互コンダクタンス gmの値が小さくなる。このため、nチャンネルお よびヮチャンネル館界効果トランジスタからなる コンプリメンタリ回路全体のスイッチング時間、 あるいは臭稜度といった特性が、pチャンネル・

トランジスタの特性で制限され、高速化、集積化 といった面で大きな障害となってくる。

これを避けるためには、pチャンネル・トラン ジスタのゲート幅を広くして、相互コンダクタン ス師を大きくとる設計が必要になるが、これは同 路のチップ占有面積が大きくなり、大規模集積化 が困難である。あるいはこれに付随して配線長も 長くなるため、配線による負荷が増大し、スイッ チング時間が長くなり、回路の高速化を図る上で 除害となるといった欠点が生ずる。 事実、文献ア イ・イー・ディー・エム(IEDM)85, ダイジェスト オブ テクニカル ペーパーズ(Digest of Technical Papers)317頁記載のデータによると、同一 砒化ガリウムウェハー上に実現されたコンプリメ ンタリ絶縁ゲート構造電界効果トランジスタ回路 において、nチャンネルトランジスタの相互コン ダクタンスgmは218mS/mm、 p チャンネルトランジ スタの相互コンダクタンスgmは28mS/mmの値を持 ち、相互コンダクタンスgmの違いは8倍近くに及 ぶことがわかる。

動層が砒化ガリウムであるため、砒化ガリウム中の正孔の移動度が小さく、回路全体の特性がpチャンネルトランジスタの特性によって制限され、高速化、高集積化にとり重大な障害となるといった欠点があった。

本発明の目的はこれら従来の砒化ガリウムを基 板とする P チャンネル電界効果トランジスタの持 つ欠点を除去し、新規な P チャンネル電界効果ト ランジスタを提供することにある。

(問題点を解決するための手段)

本発明は砒化ガリウム基板上にp型ゲルマニウム層を電流の流れるチャネル層とし、真性又は半絶緑性砒化ガリウム層を絶縁層とする積層標準を有し、前記積層構造の垂直方向に電界を印加内内が一ト電極と、前記p型ゲルマニウム層の面内方向に正孔を注入、排出するソース電極、ドレイン電極を備えたことを特徴とするヘテロ構造電界効果トランジスタである。

(作用)

エー・ジー・ミルネス(A.G.Milnes)とディー・

このような p チャンネルトランジスタの特性が 回路全体の特性を制限し、砒化ガリウムにおける シリコンに対する電子移動度の優位性は、ほとん ど発尿されないことになる。

(発明が解決しようとする問題点)

以上のように、砒化ガリウムウェハー上に大規 複集積回路を実現するため、コンプリメンタリ電 界効果トランジスタ回路を用いると、n チャンネ ルトランジスタもp チャンネルトランジスタも能

エル・フォイヒト(D.L.Feucht)の著による文献「 ヘテロジャンクションズ・アンド・メタル・セミ コンダクタ・ジャンクションズ」(Heterojunctions · and · Metal · Semiconductor · junctions)(日 本語訳版、酒井、高橋、森泉 共訳「半導体ヘテロ 接合」9頁)に示されているように、ゲルマニウム (以下、Geと略記)と砒化ガリウム(以下、GaAs)は、 格子定数がほとんど等しく、またそれぞれの鉄彫 張係数も室温を中心とする広い温度範囲において 極めて近い値を持つ。 したがってGeとGaAsとは両 者の結晶性が極めて良い状態でヘテロ接合が形成 できるが、被相成長などの高温を必要とする形成 方法では、GaAs中のAsがGe中に拡散し、Geがn型 になる性質があった。しかしながら、ジェー・エ ム・パリンガル(J.M.Ballingall)らにより、文献 「ジャーナル・オブ・アプライド・フィジックス (Journal of Applied Physics)」誌、第52帶6号 4098頁からに示されているように、また同著者に より文献「ジャーナル・オブ・パキューム・サイ エンス・アンド・テクノロジー(Journal of Vac-

uum Science and Technology)」 詰B1卷 3 号675頁 から示されているように分子線エピタキシャル成 長(以下MBE)法を用いると、GeはGaAs基板上に250 てから300 でという低温でエピタキシャル成長す る。このときGeとGaAsとのヘテロ接合界面は極め て急峻な状態で、エピタキシャル成長できる。こ のことは前記ジェー・エム・バリンガル著の2つ の文献により、GeからGalsへの遷移領域は400 ℃、 1時間の熱履歴を経た後でも10オングストローム 程度と見積られることからも検証できる。また、 シー・エー・チャング(C.A.Chang) らにより文献 「ジャーナル・オブ・バキューム・サイエンス・ アンド・テクノロジー(Journal of Vacuum Science and Technology)」誌19巻3号567頁からに示 されている内容によれば、GeとGalsとのヘテロ接 合界面での相互拡散は400 ℃、4時間の熱緩壓を 経た後でも10オングストローム以下と報告されて いる。したがって、GeとGalsとのヘテロ接合界面 は、400 ℃程度の温度履歴があっても、数原子層 オーダーで極めて急峻で、相互拡散することなく、

かつまた両者の格子定数、温度膨張係数が極めて 近いことから、欠陥や歪みが入ることなく、自留 な結晶性を保ったまま、理想的なヘテロ接合がで きると考えられる。よってMBE 法による低温成長 を利用することにより良質のGe層をp型にドープ し、正孔の流れるチャネル層とすることが可能に なる。また、第2図において、Geの禁制帯幅は0. 66eV、GaAsの禁制帯幅は1.42eVであるが、ジェー・ エム・バリンガル著による前記2つの文献による とGeとGalisのヘテロ接合面では、伝導帯側のエネ ルギー不連続値は80meVと小さく、2種の半導体 の禁制帯幅の不連続はほとんど価電子帯にあるこ とがわかる。価電子帯のエネルギー不速統値は、 GeとGalsでは0.7eV程度であり、この値は、典型 的なヘテロ接合をなすGaAsとAgo.,。Gao.,Asの伝導 帯不連続館が、0.1eV程度であるのに比べ格段に 大きい。従ってGe別をp型にドープした場合、Ge 層中の正孔に対し、GaAs層は十分な障壁層となり うる。さらにGe中の正孔の移動度μhは室温で190 Ocal/(V·sec)と非常に大きいため、このGe中の正

孔を電界効果トランジスタ(以下FET) の担体として用いた場合に、相互コンダクタンスgmが従来のGaAsを用いたp型FETと比べ、5倍以上と非常に大きな値を持つ高性能のp型FETを作ることができる。
(実施例)

を形成するためゲート電極からの漏れ電流は無視できる小さな値に抑えられた。ここでソース、ドレイン電極の方向は基板の<1,0,0,>方向にとってある。これは、エル・レジアニ(L.Reggiani)らにより文献フィジカル・レビュー(Physical Review) 誌B16巻6号2781頁に述べられているように、Ge中の正孔は<1,0,0> 方向に対し、移動度が最大となる。したがって、ソースからドレイン電極へ向かう方向を<1,0,0> 方向にすることによりもっともをmの大きい電界効果トランジスタが実現できるからである。なお、上述のゲート電極は他の金属を用いても良い。

本実施例の p チャンネル 世界効果トランジスタは、正孔移動度の大きなゲルマニウムを能動層とし、さらに価電子帯不連続の大きな Ge / Ga As ヘテロ接合を用いることにより、砒化ガリウムを能動層とする p チャンネル電界効果トランジスタに比べ、gmが約5倍近く増大する。この結果砒化ガリウム基板上に形成される p チャンネル電界効果トランジスタのgmがおよそ140mS/mm程度に増大する

ことが予想され、同じく砒化ガリウム基板上に形成される n チャンネル電界効果トランジスタの g m = 218 m S/mm に迫る値となり、高速、高線積化が可能なコンプリメンタリ電界効果トランジスタ回路が実現できる。

〔発明の効果〕

本発明によれば、回路全体の特性がロチャンネルトランジスタの特性によって制限されることなく、しかも砒化ガリウム中の正孔の移動度を大きくすることができるので、高速化、高銀積化が可能なヘテロ接合電界効果トランジスタを実現することができる。


4. 図面の簡単な説明

第1回は本発明による電界効果トランジスタの 断面構成図、第2回は本発明の作用を説明するた めのエネルギーパンド図。Ge, GaAsとも真性の場 合を示す図、第3回は従来のGaAsを用いた正孔チャンネルFBT の断面図である。

1 ··· 半絶縁性GaAs基板 2 ··· p型Ge層

3 … 真性GaAs層


4 …ゲート 健極




5 ··· ソース電極 6 ··· ドレイン電極 7 ··· p*コンタクト層

特許出願人 日本電気株式会社

代理人 井理士内原 晋



第 2 図



第 3 図

手 続 補 正 書 (自発)

63.11.29 昭和 月

特許庁長官 殿

1. 事件の表示 昭和 62年 特許願 第 283427号

2. 発明の名称

ヘテロ構造電界効果トランジスタ

3. 補正をする者

事件との関係

出願人

東京都港区芝五丁目33番1号 (423) 日本電気株式会社 代表者 関 本 忠 弘

4. 代 理 人

〒108 東京都港区芝五丁目37番8号 住友三田ビル



日本電気株式会社内 (6591) 弁理士 内 原 電話 東京 (03) 456-3111 (大代表) (連絡先 日本電気株式会社 特許部) 5.補正の対象

明細書の発明の詳細な説明の欄 明細書の図面の簡単な説明の欄

6.補正の内容

- (1)明細書第11頁9行目に「砒化ガリウム中の正孔の 移動度を」とあるのを「砒化ガリウム基板上で 正孔の移動度を」と補正する。
- (2)明細書11頁19行目から12頁2行目を次のように補 正する。

「1,11…半絶縁性GaAs基板 2…p型Ge層

3…真性GaAs層

4,12…ゲート電極

5,13…ソース電極

6,14…ドレイン電極

7,15…p⁺コンタクト層 16··p型 GaAs層 J

代理人 弁理士 内原 晋